(5 оценок, среднее: 4,80 из 5)
Загрузка...
Учебная работа. Курсовая работа: Адаптер паралельного обмена
Введение
1 Выбор и обозначение главных технических решений
1.1 Связь проектируемого устройства с IBM PC
1.2 Индивидуальности магистрали ISA
1.3 Связь проектируемого устройства с наружными устройствами
1.4 Общая структурная схема
1.5 Вероятные варианты структурных схем и их сравнительный анализ
1.6 Обоснование выбора структурной схемы
1.7 Обоснование выбора типа ОМК
2 Структурная схема устройства и ее описание
2.1 Структурная схема.
2.1.1 Предназначение отдельных многофункциональных блоков.
2.1.1.1 Селектор адреса
2.1.1.2. Буфер данных
2.1.1.3 Блок CPU.
3 Разработка принципной схемы устройства
3.1 Блок регистров
3.2 Блок приема данных (от ВУ)
3.3 Блок прерываний
3.4 Блок сопроводительных стробов
4 Расчет главных характеристик и черт
4.1 Расчет потребляемых токов
4.2 Расчет потребляемой мощности
4.3 Расчет надежности
5 Разработка и отладка рабочей программки МКУ
5.1 Блок – схема метода и его описание
5.2 структура программки
5.3 Распределение памяти данных
5.4 Текст программки
Заключение
Перечень применяемой литературы
ВВЕДЕНИЕ
Однокристальные микроконтроллеры (ОМК) разрешают значительно расширить умственные способности различного рода устройств и систем. Они представляют собой, на самом деле, спец однокристальные микроЭВМ, содержащие для связи с наружной средой интегрированные периферийные узлы и устройства, набор которых почти во всем описывает их многофункциональные способности и области внедрения.
Они стали сейчас одним из самых всераспространенных частей программируемой логики. Наиболее 2-ух третей мирового рынка микропроцессорных средств в истинное время составляют конкретно однокристальные микроконтроллеры.
В структуру ОМК семейства PIC заложено много разных многофункциональных особенностей, делающих их самыми высокопроизводительными, микропотребляющими, помехозащищенными, программируемыми юзером 8-ми битными микроконтроллерами. Благодаря сиим особенностям ОМК семейства PIC могут обрабатывать аппаратно-программным методом как дискретные, так и аналоговые сигналы, также сформировывать различного рода управляющие сигналы, также производить связь меж собой и ЭВМ , находящейся на наиболее высочайшем иерархическом уровне в системе.
Существует два принципно различных подхода к проектированию цифровых устройств: внедрение принципа схемной логики либо внедрение принципа программируемой логики.
Следует подразумевать, что наивысшее быстродействие достигается в микропроцессорах, в каких управляющее устройство строится с внедрением системной логики, а операционное устройство производится в виде устройства, спец для решения определенной задачки.
Если в устройстве, построенном на принципе системной логики, всякое изменение либо расширение выполняемых функций тянет за собой демонтаж устройства и установка устройства по новейшей схеме, то в случае МКУ благодаря использованию принципа программируемой логики такое изменение достигается подменой лежащего в памяти программки новейшей программкой, соответственной новеньким выполняемым устройством функциям.
Таковая упругость применений вкупе с иными связанными с внедрением БИС плюсами (низкой стоимостью, малыми габаритами), также высочайшая точность, помехозащищенность, соответствующие для цифровых способов, определили бурное внедрение МКУ в разные сферы производства, исследования и бытовую технику.
1 ВЫБОР И ОБОЗНАЧЕНИЕ ОСНОВНЫХ ТЕХНИЧЕСКИХ РЕШЕНИЙ
1.1 Cвязь проектируемого устройства с IBM PC
Обмен информацией меж разрабатываемым адаптером и памятью осуществляется средством системной шины ISA (Industrial Standard Architecture).
Приемником инфы является интерфейсная часть разрабатываемого устройства.
В согласовании с определением интерфейса, обязана обеспечиваться информационная, электронная и конструктивная сопоставимость. Информационная сопоставимость подразумевает внедрение сигналов магистрали. Электронная сопоставимость предполагает согласование уровней входных, выходных и питающих напряжений и токов.
Интерфейсная часть устройства содержит внутри себя селектор адреса и буфер для обмена информацией с магистралью ISA.
Буферирование магистральных сигналов применяется для электронного согласования и делает две главные функции: электронная развязка (для всех сигналов) и передача сигналов в подходящем направлении (лишь для двунаправленных сигналов).
1.2 Индивидуальности магистрали ISA
Магистраль ISA была разработана специально для индивидуальных компов типа IBM PC AT и является фактическим эталоном для всех изготовителей.
Магистраль ISA относится к демультеплексированным (другими словами имеющим раздельные шины данных и адреса) 16-ти разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8-ми и 16-ти разрядными данными. На магистрали реализован раздельный доступ к памяти компа и к устройствам ввода/вывода (для этого имеются особые сигналы).
Наибольший размер адресуемой памяти составляет 16Мб (24 адресные полосы). Наибольшее адресное место для устройств ввода/вывода – 64 Кб (16 адресных линий), хотя фактически все выпускаемые платы расширения употребляют лишь 10 адресных линий (1Кб). Магистраль поддерживает регенерацию динамической памяти, круговые прерывания и прямой доступ к памяти. Допускается также захват магистрали.
Разъем магистрали ISA разбит на две части, что дозволяет уменьшать размеры 8-ми разрядных плат расширения, также применять платы, разработанные для компов IBM PC XT.
Необходимо подчеркнуть, что в магистрали ISA употребляется положительная значения этих токов приведены в таблице 1.1.
Наибольшие токи употребления платами расширения
Таблица 1.1
Напряжение
8-ми разрядная плата
16-ти разрядная
+5В
3.0 A
4.5 A
-5В
1.5 A
1.5 A
+12В
1.5 A
1.5 A
-12В
1.5 A
1.5 A
Наибольший ток употребления всеми применяемыми платами расширения определяется типом источника питания данного компа и не стандартизирован.
При проектировании УС кроме протоколов обмена по магистрали нужно учесть также электронные свойства сигналов. Эталон магистрали описывает требования к входным и выходным токам приемников и источников сигнала каждой из плат расширения. Несоблюдение этих требований может нарушить функционирование всего компа и даже вывести его из строя.
Выходные каскады передатчиков магистральных сигналов УС должны выдавать ток низкого уровня не наименее 24 мА (это относится ко всем типам выходных каскадов), а ток высочайшего уровня – не меньше 3 мА (для выходов с 3-мя состояниями и ТТЛ). Входные каскады приемников магистральных сигналов должны потреблять входной ток низкого уровня не больше 0.8 мА, а входной ток высочайшего уровня – не больше 0.04 мА.
Не считая этого нужно учесть, что наибольшая длина печатного проводника от контакта магистрального разъема до вывода микросхемы не обязана превосходить 65 мм, а наибольшая емкость относительно земли по любому контакту магистрального разъема не обязана быть больше 20 пФ.
К неким линиям магистрали подключены нагрузочные резисторы, идущие на шину питания +5В. К линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/O CH CK подключены резисторы 4.7 кОм, к линиям -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS — 300 Ом, а к линиям I/O CH RDY – 1 кОм. Не считая того, к неким линиям магистрали подключены поочередные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW,-SMEMR, -SMEMW и OSC – резисторы номиналом 22 Ом, а к полосы SYSCLK – 27 Ом.
1.3 Связь проектируемого устройства с наружными устройствами
Связь проектируемого устройства с наружными устройствами осуществляется при помощи операционной части проектируемого устройства. Операционная часть делает прием данных от наружных устройств и передачу донных во наружные устройства при помощи буферных частей.
1.4 Общая структурная схема
На базе выше изложенного предлагается последующая общая структурная схема (рис. 1.1).
Данные из ОЗУ компа по системной шине ISA поступают на устройство сопряжения. Интерфейсная часть производит согласование УС с системной шиной. Данные из интерфейсной части устройство передаются операционной части, при помощи которой эти данные передаются во наружные устройства.
При передаче данных из наружного устройства в ОЗУ компа осуществляется последующим образом: операционная часть согласует наружные устройства и устройство сопряжения. Данные через ОЧ передаются в ИЧ и средством системной шины — в ОЗУ компа.
При помощи клавиатуры осуществляется пуск и останов работы драйвера устройства сопряжения. Монитор служит для отображения выводимых сообщений во время работы УС. Все данные операции выполняются под управлением центрального микропроцессора.
ЦП – центральный машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор
ОЗУ – оперативное запоминающее устройство
УС – устройство сопряжения
ИЧ – интерфейсная часть
ОЧ – операционная часть
КП – контроллер прерываний
Рис. 1.1 – Общая структурная схема
1.5 Вероятные варианты структурных схем и их сравнительный анализ
Для реализации данного устройство можно предложить два варианта:
— на одном кристалле;
— на 2-ух кристаллах.
Вариант структурной схемы устройства на одном кристалле приведен на рисунке 1.2.
СА – селектор адреса
БД – буфер данных
WR – блок сопроводительных стробов
БР – блок регистров
БПД – блок приема данных
INT – блок обработки прерываний
Рис. 1.2 – Структурная схема устройства на одном кристалле
Вариант структурной схемы устройства на 2-ух кристаллах приведен на рисунке 1.3.
СА – селектор адреса
БД – буфер данных
БР – блок регистров
БПД – блок приема данных
Рис. 1.3 – Структурная схема устройства на 2-ух кристаллах
методы работы процессоров, согласно структурной схемы,
Начало
Опрос
RESET
да RESET = «1»
нет
Выдать SS=
«1111111» Опрос Ок!
нет Ok! = «1»
да
Опрос
IOW
нет IOW = «0»
да
Читать
SA0…SA2
да
=»111″
нет
Преобразов. Выдать
2®поз. STRW7
Выдать Задержка
STRW0…6
Выдать Читать
WR0…6 № регистра
Сбросить Преобразов.
WR0…6 2®поз.
Выдать
SS0…SS6
да Питание
вкл?
нет
Конец
Рис. 1.4 – Схема метода работы CPU1
Начало
Опрос
RESET
да RESET =»1″
нет
Выдать SS=
«1111111» Опрос INT
да INT =»1″
нет
Выдать Опрос
IRQ Ок!
нет Ok! = «1»
да
Опрос
STRW7
да
STRW7 =»0″
нет
Опрос Читать
IOR D0…D7
нет
Найти
да № регистра
Читать
SA0…SA2
Выдать
да № регистра
=»111″
нет
Преобразов. Читать
2®поз. INT
Выдать Выдать
STRR0…6 D0…D7
да Питание Сбросить
вкл? STRR0…6
нет
Конец Рис. 1.5 – Схема метода работы CPU2
Для сопоставления этих 2-ух структурных схем приведена таблица 1.2, в какой указаны характеристики устройства, реализованного разными вариациями:
— на твердой логике (см. бакалаврскую работу);
— на одном кристалле;
— на 2-ух кристаллах.
Сравнительная таблица вариантов реализации устройства
Таблица 1.2
Вариант
реализации
Кол — во
корпусов
Скорость выдачи данных
Потребляемая мощность, Вт
Стоимость деталей, грн.
Твердая один кристалл
24
>200нс
2,33
23,8
Два кристалла
21
>200нс
2,25
36,5
1.6 Обоснование выбора структурной схемы
Для реализации устройства выберем структурную схему на одном кристалле, потому что отсутствует связь ОМК, что упрощает написание программки; скорость выдачи данных, как у первого варианта, так и у второго >200нс; стоимость деталей меньше.
1.7 Обоснование выбора типа ОМК
Для реализации данного устройства больше всего подступает микроконтроллер типа PIC16C64, потому что имеет не высшую стоимость и огромное число портов ввода/вывода (33). На этом микроконтроллере и будет разрабатываться устройство.
2 СТРУКТУРНАЯ СХЕМА УСТРОЙСТВА И ЕЕ ОПИСАНИЕ
2.1 Структурная схема.
Опосля обоснования выбора структурной схемы устройства останавливаемся на схеме с одним кристаллом. Структурная схема приведена на рисунке 2.1.
Рис. 2.1 – Избранная структурная схема устройства
2.1.1 Предназначение отдельных многофункциональных блоков.
2.1.1.1 Селектор адреса
Главный интерфейсной функцией, выполняемой УС, работающем в режиме программного обмена, является селектирование либо дешефрирование адреса. Эту функцию делает узел, именуемый селектором адреса, который должен выработать сигналы, надлежащие выставлению на шине адреса магистрали кода адреса, принадлежащего данному УС либо 1-го из зоны адресов данного УС.
Самое обычное решение при построении селектора адреса внедрение лишь микросхем логических частей. Главным достоинством такового подхода является высочайшее быстродействие (задержка не превосходит 30нс). При использовании микросхем с малыми входными токами возможно обойтись без буферов.
Но есть и недочет данной нам схемы: необходимость проектирования схемы поновой для всякого новейшего адреса, сложность организации выбора нескольких адресов.
Если нужно иметь возможность изменять избираемый адресок, то можно предугадать внедрение отключаемых инверторов для всех линий адреса. Тогда, подключая либо отключая нужные инверторы при помощи перемычек либо переключателей, получаем возможность перестраивать селектор адреса в неких границах.
Рис. 2.2 – Селектор адреса с изменяемым адресом
иной путь – применение частей «Исключающее ИЛИ», работающих как управляемые инверторы. На рисунке 2.2 показан селектор адреса, выбирающий зависимо от кода на шине AS, задаваемого перемычками, адреса 3CFh, 2CFh, 1CFh и так дальше (всего 8 разных адресов).
2.1.1.2. Буфер данных
Для буферирования более нередко употребляются микросхемы магистральных приемников, передатчиков и приемопередатчиков, именуемые буферами.
Электронная развязка предполагает обеспечение подходящих входных и выходных токов (уровни на ISA — ТТЛ).
Передатчики должны обеспечивать большенный выходной ток и высочайшее быстродействие. Нередко они обязаны иметь также отключаемый выход (для шины данных), другими словами иметь выход с открытым коллектором либо с 3-мя состояниями на выходе. Это соединено с необходимостью перехода устройства в пассивное состояние в случае отсутствия воззвания к нему.
Передатчики нередко делают функцию мультиплексирования данных, которые должны поступать на шину данных ISA от разных источников.
2.1.1.3 Блок
CPU
.
Блок содержит однокристальный микроконтроллер, который делает функции выработки внутренних управляющих стробов. Использован ОМК типа PIC16C64.
3 РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ УСТРОЙСТВА
3.1 Блок регистров
Выходные сигналы формируются регистрами с 3-мя состояниями выхода КР1533ИР37, любой из которых может находиться в активном либо пассивном состоянии зависимо от значения соответственного бита в управляющем слове (блок CPU).
Управляющие сигналы операционной части употребляются для записи выходных данных (-STRW0…STRW6).
Схема блока регистров и блока буферов приведена на рисунке 3.1.
3.2 Блок приема данных (от ВУ)
Для чтения состояний наружных линий употребляются однонаправленные буфера КР1533АП5, выходы которых соединяются воединыжды для мультиплексирования читаемых данных.
Управляющие сигналы операционной части употребляются для чтения входных данных (-STRR0…-STRR6).
Схема блока приема данных изображена на рисунке 3.2
Рис. 3.1 – Схема блока регистров
3.3 Блок прерываний
Блок обработки прерываний состоит из регистра прерываний — КР1533ИР37, буферного элемента — КР1533АП5, элемента 7ИЛИ-НЕ собранного на КР1533ЛЕ4 и КР1533ЛН1.
С всякого наружного устройства сигнал INT поступает на вход регистра, синхронизирующий вход которого подключен к сигналу SYSCLK системной шины, что обеспечивает помехозащищенность, другими словами регистрация прерываний происходит по положительному фронту сигнала SYSCLK, потому что нарастание уровня происходит достаточно стремительно, то возможность неверного срабатывания мала.
Рис. 3.2 – Схема блока приема данных
Потому что выходы регистра соединены логическим элементом 7ИЛИ-НЕ, потому, если пришло хотя бы одно прерывание на выходе этого элемента возникает маленький уровень, который при помощи частей НЕ и И-НЕ преобразуется в сигнал IRQ.
Чтение пришедших прерываний происходит при низком уровне сигнала -STRR7. Сброс прерывания осуществляется установкой в управляющем слове старшего бита в «1».
Схема блоки обработки прерываний приведена на рисунке 3.3.
3.4 Блок сопроводительных стробов
Для регистрации данных во наружных устройствах служит блок ФСС. Сигналы с блока БВУС -STRW0…-STRW6 поступают на блок ФСС. При помощи частей 2И-НЕ (КР1533ЛА3) эти сигналы инвертируются и задерживаются на 11нс. С частей 2И-НЕ инвертированные и задержанные сигналы через буферный элемент КР1533АП5 выводятся на наружные устройства. Таковым образом положительный фронт приобретенных сигналов (WR0…WR6) служит для регистрации данных во наружном устройстве, потому что данные будут опережать сигналы WR0…WR6 на величину задержки частей 2И-НЕ.
Рис. 3.3 – Блок обработки прерываний
Схема блока формирования провождающих стробов приведена на рисунке 3.4.
Рис. 3.4 – Схема блока провождающих стробов
4 РАСЧЕТ ОСНОВНЫХ ПАРАМЕТРОВ И ХАРАКТЕРИСТИК
4.1 Расчет потребляемых токов
Расчет потребляемых токов сводится к тому, что нужно найти суммарное потребление тока всеми микросхемами, другими словами:
(4.1)
где Iобщ — общий ток, потребляемый устройством,
Ik — ток, потребляемый k-той микросхемой,
m — общее число микросхем,
n — число микросхем данного типа.
Токи, потребляемые каждой микросхемой, показаны в таблице 5.1.
Потребление токов микросхемами
Таблица 5.1
№
п/п
Тип микросхемы
количество
Ток одной микросхемы, mA
Общий ток,mA
1
КР1533АП5
9
27
243
2
КР1533ИР37
8
24
192
3
КР1533ЛА2
1
5
5
4
КР1533ЛА3
2
3
6
5
КР1533ЛЕ4
1
4
4
6
КР1533ЛН1
2
3.8
7.6
7
КР1533ЛП5
1
7
7
8
PIC16C64
1
2
2
ВСЕГО
466,6
Получаем общий ток употребления:
Приобретенные данные удовлетворяют требованиям системной магистрали ISA (п.1.2).
4.2 Расчет потребляемой мощности
Расчет потребляемой мощности сводится к тому, что нужно найти мощность потребляемую устройством, другими словами:
(4.2)
где Робщ — общая потребляемая мощность,
Uпит — напряжение питания,
Iобщ — общий ток употребления.
4.3 Расчет надежности
Интенсивность отказов l характеризуется отношением числа изделий в единицу времени к числу изделий, продолжающих оставаться исправными к началу рассматриваемого промежутка времени:
(4.3)
где m — число изделий, отказавших за время t,
N — число исправно работающих изделий к началу промежутка времени.
Если представить, что отказы разных частей взаимно независимы и любой отказ носит трагический нрав, другими словами вполне нарушают работоспособность, то интенсивность отказов устройства равна сумме интенсивностей отказов частей, составляющих устройство:
(4.4)
где li — интенсивность отказов частей i-го типа,
ni — количество частей i-го типа входящего в устройство.
Наработка на отказ равна:
(4.5)
Интенсивность отказов частей последующая:
микросхемы – 0.85×10-6
(ч-1),
резисторы – 0.9×10-6
(ч-1),
конденсаторы – 1.4×10-6
(ч-1).
Тогда,
(ч-1)
5 РАЗРАБОТКА И ОТЛАДКА РАБОЧЕЙ ПРОГРАММЫ МКУ
5.1 Блок – схема метода и его описание
Начало
Опрос
RESET
да
нет
Выдать SS=
«1111111» Опрос Ок!
нет
да
Опрос
IOW, IOR
IOR
IOW
Чтение Чтение
SA0…SA2 SA0…SA2
да
=»111″ Преобразов.
нет 2®поз.
Чтение Преобразов.
D0…D2 2®поз. Выдать
STRR0…6
Преобразов. Выдать
2®поз. STRW0…6 Сбросить
STRR0…6
Выдать Сбросить
SS0…SS6 STRW0…6
да Питание
вкл?
нет
Конец
Рис. 5.1 – Схема метода работы микроконтроллера
5.2 Структура программки
Микроконтроллер делает последующие функции:
— прием управляющих сигналов с системной магистрали ISA;
— преобразование двоичного кода в позиционный (для управления блоком регистров и блоком приема данных);
— формирование управляющих стробов.
программка содержит последующие участки программки:
RESET – производит перевод всех портов устройства в начальное состояние на ввод данных;
OKEY – производит передачу управления подпрограммам IOW либо IOR, зависимо от состояний опрашиваемых битов;
IOW – формирование и выдача сигналов STRW0…6 и SS0…6;
IOR – формирование и выдача сигналов STRR0…6 и STRR7;
PR2INPOS – преобразование двоичного кода в позиционный.
5.3 Распределение памяти данных
1. Прием управляющих сигналов с ISA PORTА – 05H
РORTЕ – 09H
2. Выдача стробов STRW0…6 PORTC – 07H
3. Выдача стробов SS0…6 PORTD – 08H
4. Выдача стробов STRR0…7 PORTB – 06H
5. Программирование TRISA – 85H
TRISB – 86H
TRISC – 87H
TRISD – 88H
TRISE – 89H
6. запрет прерываний портов INTCON-0BH
7. Регистр для хранения SA0…2 ADR – 26H
8. Регистр для хранения D0…2 DATA – 27H
9. Вспомогательный регистр RADR – 28H
5.4 текст программки
LIST P=PIC16C64
;Секция заголовка
;Описание особых регистров
PORTA EQU 05H ;Регистр порта A
PORTB EQU 06H ;Регистр порта B
PORTC EQU 07H ;Регистр порта C
PORTD EQU 08H ;Регистр порта D
PORTE EQU 09H ;Регистр порта E
TRISA EQU 85H ;Регистр конфигурации порта A
TRISB EQU 86H ;Регистр конфигурации порта B
TRISC EQU 87H ;Регистр конфигурации порта C
TRISD EQU 88H ;Регистр конфигурации порта D
TRISE EQU 89H ;Регистр конфигурации порта E
INTCON EQU 0BH ;Регистр управлениями
;прерываниями
PCL EQU 02H ;Регистр программного счетчика
;Описание регистров памяти переменных
ADR EQU 26H ;Регистр для хранение сигналов
;SA0…2
RADR EQU 27H ;Вспомогательный регистр
DATA EQU 28H ;Регистр для хранения D0…2
;Рабочая секция
;Начало исполняемого кода
ORG 0
GOTO BEGIN
ORG 100
BEGIN MOVLW B’00000000′ ;Конфигурация портов
MOVWF TRISB
MOVWF TRISC
MOVWF TRISD
MOVLW FFH
MOVWF TRISA
MOVWF TRISE
MOVLW B’01110000′
MOVWF DATA
START BTFSC PORTA, 1 ;Проверка 1-го бита порта А
GOTO RESET ;Переход на метку RESET
BTFSS PORTA, 0 ; Проверка 0-го бита порта А
GOTO OKEY ;Переход на метку OKEY
GOTO START ;Переход на метку START
RESET MOVLW B’11111111′ ;Запись в регистр W константы
MOVWF PORTD ;установка портов устройства в
;начальное состояние
GOTO BEGIN ;Переход на метку BEGIN
OKEY BTFSS PORTA, 2 ;Проверка 2-го бита порта А
GOTO IOW ;Переход на метку IOW
BTFSS PORTA, 3 ;Проверка 3-го бита порта А
GOTO IOR ;Переход на метку IOR
GOTO START ;Переход на метку START
IOW MOVF PORTE ;Запись в регистр W данных
;из порта Е
MOVWF ADR ;Запись в регистр ADR данных
;из W
MOVF PORTA ;Запись в регистр W данных
;из порта A
ANDWF DATA, 1 ;Выделение сигналов D0…2
;и сохранение в регистре DATA
RLF DATA, 1 ;Сдвиг регистра на лево
RLF DATA, 1 ;Сдвиг регистра на лево
RLF DATA, 1 ;Сдвиг регистра на лево
RLF DATA, 1 ;Сдвиг регистра на лево
MOVF ADR ;Запись в регистр W данных
;из регистра ADR
MOVWF RADR ;Запись в регистр RADR данных ;из W
INCF RADR, 1 ;Инкремент регистра RADR
;с сохранением данных в RADR
BTFSS RADR, 3 ;Проверка 3-го бита регистра RADR
GOTO STRW ;Переход на метку STRW
MOVF DATA ;Запись в регистр W данных
;из регистра DATA
CALL PR2INPOS ;Вызов процедуры
MOVWF PORTD ;Запись в регистр PORTD данных
;из регистра W
GOTO START ;Переход на метку START
IOR MOVF PORTE ;Запись данных из регистра Е
; в W
CALL PR2INPOS ;Вызов процедуры
MOVWF PORTB ;Запись в регистр PORTB данных
;из регистра W
MOVLW FFH ;Запись константы в W
MOVWF PORTB ;Запись в регистр PORTB данных
;из регистра W
GOTO START ;Переход на метку START
STRW MOVF ADR ;Запись данных из регистра ADR
; в W
CALL PR2INPOS ;Вызов процедуры
MOVWF PORTC ;Запись в регистр PORTC данных
;из регистра W
MOVLW FFH ;Запись константы в W
MOVWF PORTB ;Запись в регистр PORTC данных
;из регистра W
GOTO START ;Переход на метку START
PR2INPOS ADDWF, 1 PCL ;Сложение W и PCL
RETLW FEH ;Возврат и загрузка W
RETLW FDH ;Возврат и загрузка W
RETLW FBH ;Возврат и загрузка W
RETLW F7H ;Возврат и загрузка W
RETLW EFH ;Возврат и загрузка W
RETLW DFH ;Возврат и загрузка W
RETLW BFH ;Возврат и загрузка W
RETLW 7FH ;Возврат и загрузка W
END ;Конец программки
ЗАКЛЮЧЕНИЕ
В данном проекте был разработан всепригодный адаптер параллельного обмена. Это устройство создано для обмена информацией меж компом и наружными устройствами (необычными).
Устройство реализовано на однокристальном микроконтроллере типа PIC16C64.
Применение в устройстве данного однокристального микроконтроллера привело к уменьшению быстродействия, но стали лучше весогабаритные характеристики.
Для роста быстродействия нужно применять микроконтроллер другого типа, к примеру SX.
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ
1. Ю.В.Новиков, О.А.Калашников «Разработка устройств сопряжения». Издательство «ЭКОМ», Москва, 1998г.
2. В.В.Скороделов «Проектирование устройств на однокристальных микроконтроллерах с RISC-архитектурой». Ч1,Ч2, Учебное пособие.
]]>