Загрузка...
Учебная работа. Реферат: Контроллер прямого доступа к памяти
Пензенский муниципальный институт
Кафедра «Информационная сохранность систем и технологий»
РЕФЕРАТ
по теме:
«Контроллер прямого доступа к памяти»
Выполнил: Качайкин Е.И.
Управляющий работы:
Иванов А.П.
Пенза 2006
Содержание
Организация прямого доступа к памяти
Контроллер прямого доступа к памяти КР580ИК 57 (КР580ВТ57)
Последовательность программирования контроллера
Пример программирования
Организация прямого доступа к памяти
Одним из методов обмена данными с ВУ является обмен в режиме прямого доступа к памяти (ПДП). В этом режиме обмен данными меж ВУ и главный памятью микроЭВМ происходит без роли микропроцессора. Обменом в режиме ПДП управляет не программка, выполняемая микропроцессором, а электрические схемы, наружные по отношению к микропроцессору. Обычно схемы, управляющие обменом в режиме ПДП, располагаются в особом контроллере, который именуется контроллером прямого доступа к памяти.
Обмен данными в режиме ПДП дозволяет применять в микроЭВМ быстродействующие наружные запоминающие устройства, такие, к примеру, как накопители на твердых магнитных дисках, так как ПДП может обеспечить время обмена одним б данных меж памятью и ВЗУ, равное циклу воззвания к памяти.
Для реализации режима прямого доступа к памяти нужно обеспечить конкретную связь контроллера ПДП и памяти микроЭВМ. Для данной цели можно было бы применять специально выделенные шины адреса и данных, связывающие контроллер ПДП с главный памятью. Но такое решение недозволено признать хорошим, потому что это приведет к значительному усложнению микроЭВМ в целом, в особенности при подключении нескольких ВЗУ. В целях сокращения количества линий в шинах микроЭВМ контроллер ПДП подключается к памяти средством шин адреса и данных системного интерфейса. При всем этом возникает неувязка совместного использования шин системного интерфейса микропроцессором и контроллером ПДП. Можно выделить два главных метода ее решения: реализация обмена в режиме ПДП с «захватом цикла» и в режиме ПДП с блокировкой микропроцессора.
Есть две разновидности прямого доступа к памяти с «захватом цикла». Более обычный метод организации ПДП заключается в том, что для обмена употребляются те машинные циклы микропроцессора, в каких он не обменивается данными с памятью. В такие циклы контроллер ПДП может обмениваться данными с памятью, не мешая работе микропроцессора. Но возникает необходимость выделения таковых циклов, чтоб не вышло временного перекрытия обмена ПДП с операциями обмена, инициируемыми микропроцессором. В неких микропроцессорах формируется особый управляющий сигнал, указывающий циклы, в каких машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор не обращается к системному интерфейсу. При использовании остальных микропроцессоров для выделения таковых циклов нужно применение в контроллерах ПДП особых селектирующих схем, что усложняет их систему. Применение рассмотренного метода организации ПДП не понижает производительности микроЭВМ, но при всем этом обмен в режиме ПДП вероятен лишь в случайные моменты времени одиночными б либо словами.
Наиболее всераспространенным является ПДП с «захватом цикла» и принудительным отключением микропроцессора от шин системного интерфейса. Для реализации такового режима ПДП системный интерфейс микроЭВМ дополняется 2-мя линиями для передачи управляющих сигналов «Требование прямого доступа к памяти» (ТПДП) и «Предоставление прямого доступа к памяти» (ППДП).
Управляющий сигнал ТПДП формируется контроллером прямого доступа к памяти. машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор, получив этот сигнал, приостанавливает выполнение очередной команды, не дожидаясь ее окончания, выдает на системный интерфейс управляющий сигнал ППДП и отключается от шин системного интерфейса. Отныне все шины системного интерфейса управляются контроллером ПДП. Контроллер ПДП, используя шины системного интерфейса, производит обмен одним б либо словом данных с памятью микроЭВМ и потом, сняв сигнал ТПДП, возвращает управление системным интерфейсом микропроцессору. Как контроллер ПДП будет готов к обмену последующим б, он вновь «захватывает» цикл микропроцессора и т.д. В промежутках меж сигналами ТПДП машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор продолжает делать команды программки. Тем выполнение программки замедляется, но в наименьшей степени, чем при обмене в режиме прерываний.
Применение в микроЭВМ обмена данными с ВУ в режиме ПДП постоянно просит подготовительной подготовки, а конкретно: для всякого ВУ нужно выделить область памяти, применяемую при обмене, и указать ее размер, т.е. количество записываемых в память либо читаемых из памяти б (слов) инфы. Как следует, контроллер ПДП должен непременно иметь в собственном составе регистр адреса и счетчик б (слов). Перед началом обмена с ВУ в режиме ПДП машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор должен выполнить программку загрузки. Эта программка обеспечивает запись в обозначенные регистры контроллера ПДП исходного адреса выделенной ВУ памяти и ее размера в б либо словах зависимо от того, какими порциями инфы ведется обмен. Произнесенное не относится к исходной загрузке программ в память в режиме ПДП. В этом случае содержимое регистра адреса и счетчика б слов устанавливается переключателями либо перемычками конкретно на плате контроллера.
Блок-схема обычного контроллера ПДП, обеспечивающего ввод данных в память микроЭВМ по инициативе ВУ в режиме ПДП «Захват цикла», приведена на рис. 1.
Рис. 1. Контроллер ПДП для ввода данных из ВУ в режиме «Захват цикла» и отключением микропроцессора от шин системного интерфейса
Перед началом еще одного сеанса ввода данных из ВУ машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор загружает в регистры его контроллера последующую информацию: в счетчик б — количество принимаемых б данных, а в регистр адреса — исходный адресок области памяти для вводимых данных. Тем контроллер подготавливается к выполнению операции ввода данных из ВУ в память микроЭВМ в режиме ПДП.
Байты данных из ВУ поступают в регистр данных контроллера в неизменном темпе. При всем этом любой б сопровождается управляющим сигналом из ВУ «Ввод данных», который обеспечивает запись б данных в регистр данных контроллера. По этому же сигналу и при ненулевом состоянии счетчика б контроллер сформировывает сигнал ТПДП. По ответному сигналу микропроцессора ППДП контроллер выставляет на шины адреса и данных системного интерфейса содержимое собственных регистров адреса и данных соответственно. Формируя управляющий сигнал «Вывод», контроллер ПДП обеспечивает запись б данных из собственного регистра данных в память микроЭВМ. Сигнал ППДП употребляется в контроллере и для модификации счетчика б и регистра адреса. По любому сигналу ППДП из содержимого счетчика б вычитается единица, и как содержимое счетчика станет равно нулю, контроллер закончит формирование сигналов «Требование прямого доступа к памяти».
На примере обычного контроллера ПДП мы разглядели лишь процесс подготовки контроллера и конкретно передачу данных в режиме ПДП. На практике хоть какой сеанс обмена данными с ВУ в режиме ПДП постоянно инициируется программкой, выполняемой микропроцессором, и включает два последующих шага.
1. На шаге подготовки ВУ к следующему сеансу обмена машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор в режиме программно-управляемого обмена опрашивает состояние ВУ (инспектирует его готовность к обмену) и отправляет в ВУ команды, обеспечивающие подготовку ВУ к обмену. Таковая подготовка может сводиться, к примеру, к перемещению головок на требуемую дорожку в накопителе на твердом диске. Потом производится загрузка регистров контроллера ПДП. На этом подготовка к обмену в режиме ПДП заканчивается и машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор переключается на выполнение иной программки.
2. Обмен данными в режиме ПДП начинается опосля окончания предварительных операций в ВУ по инициативе или ВУ, как это было рассмотрено выше, или микропроцессора. В этом случае контроллер ПДП нужно дополнить регистром состояния и управления, содержимое которого будет определять режим работы контроллера ПДП. один из разрядов этого регистра будет инициировать обмен данными с ВУ. загрузка инфы в регистр состояния и управления контроллера ПДП делается программным методом.
Более всераспространенным является обмен в режиме прямого доступ к памяти с блокировкой микропроцессора. Он различается от ПДП с «захватом цикла» тем, что управление системным интерфейсом передается контроллеру ПДП не на время обмена одним б, а на время обмена блоком данных. Таковой режим ПДП употребляется в тех вариантах, когда время обмена одним б с ВУ сравнимо с циклом системной шины.
В микроЭВМ можно применять несколько ВУ, работающих в режиме ПДП. Предоставление таковым ВУ шин системного интерфейса для обмена данными делается на приоритетной базе. Ценности ВУ реализуются так же, как и при обмене, данными в режиме прерывания, но заместо управляющих сигналов «Требование прерывания» и «Предоставление прерывания» употребляются сигналы «Требование прямого доступа» и «Предоставление прямого доступа», соответственно.
Контроллер прямого доступа к памяти КР580ИК 57 (КР580ВТ57)
Обменом данными в компе при традиционном его построении управляет машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор. Но такую задачку, как обмен данными с периферийными устройствами (т. е. при осуществлении связи с наружным миром), стараются по способности выполнить с помощью специализированных устройств обмена информацией. Это дозволяет, с одной стороны, высвободить микропроцессор (а заодно и программера) от выполнения данной задачки, с иной — произвести требуемый обмен данными с большей скоростью, чем это мог бы создать микропроцессор. Ведь периферийные устройства способны работать со скоростью, сопоставимой с быстродействием микропроцессора. К таковым устройствам относятся, например, контроллер монитора либо накопители на гибком либо твердом магнитных дисках. Они все требуют наличия в системе так именуемого контроллера прямого доступа к памяти, позволяющего поменять машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор и организовать наиболее резвый и прямой обмен данными меж памятью и данным периферийным устройством.
В серии К580 выпускался контроллер алфавитно-цифрового монитора КР580ИК 57. Микросхема представляет собой БИС четырехканального программируемого контроллера прямого доступа к памяти (ПДП). Любой из 4 каналов адресует область наружной памяти методом инкрементирования избранного адреса. ПДП имеет приоритетную логику, реализующую запросы от 4 устройств перифирии и производит счет циклов прямого доступа к памяти всякого канала.
Внедрение БИС ПДП дозволяет значительно уменьшить аппаратные Издержки при реализации прямого доступа к памяти.
На рис. 2 приведена структурная схема КР580ИК 57, в табл. 1 — предназначение выводов.
Рис. 2. структура микросхемы КР580ИК 57
Таблица 1. Предназначение выводов
Номер
вывода
Обозначение
Тип
Описание
1
Чт В/В(I/O R
Вход/выход
Вход/выход Чтение ввода-вывода. Сигнал Чт В/В разрешает (во входном режиме) чтение 8-разрядного регистра состояния либо записанных в ЗУ ПДП исходного адреса и числа циклов ПД хоть какого из каналов, в выходном режиме сигнал Чт В/В разрешает выдачу инфы из наружного устройства ввода-вывода
2
Зп В/В
(I/O W)
Вход/выход
Запись ввода-вывода. Сигнал Зп В/В разрешает (во входном режиме) загрузку регистров установки режимов, исходного адреса значения количества циклов для хоть какого канала ПДП. В выходном режиме сигнал Зп В/В разрешает запись инфы во наружное устройство ввода-вывода
3
Чт П
(MEMR)
Выход
Чтение памяти. Выходной сигнал ЧтП предназначен для наружного ЗУ
4
Зп П
(MEMW)
Выход
Запись в память. Выходной сигнал ЗпП предназначен для наружного ЗУ
5
М128
(MARK)
Выход
Модуль 128. Выходной сигнал М128 возникает в любом 128-м цикле от конца массива, также во время деяния сигнала КС
6
Гт
(Ready)
Вход
Готовность. Входной сигнал Гт предназначен для обеспечения совместной работы ПДП и неспешных наружных устройств. Сигнал может поступать асинхронно. Он отражает готовность наружного устройства к ведению обмена
7
ПЗхв
(HLDA)
Вход
доказательство захвата. Входной сигнал ПЗхв является ответом МП на сигнал ЗЗхв. При возникновении ПЗхв системные шины (полосы) свободны
8
СтрА
(ADSTB)
Выход
Строб адреса. Выходной сигнал СтрА показывает, что на шине данных выдан старший б адреса наружного ЗУ
9
РА
(AEN)
Выход
Разрешение адреса. Выходной сигнал РА употребляется для блокировки адресных шин в невыбранных устройствах
10
ЗЗхв
(HRQ)
Выход
запрос захвата. Выходной сигнал ЗЗхв запрашивает у МП разрешение на управление системными шинами (линиями)
11
ВМ
(CS)
Вход
Выбор микросхемы. Входной сигнал ВМ дозволяет активизировать данную БИС
12
ТИ
(CLK)
Вход
Тактовый импульс. Входной сигнал ТИ обеспечивает функционирование микросхемы. Обычно сиим сигналом является сигнал Ф2 процессора КР580ИК 80А
13
Уст
(RESET)
Вход
установка. Входной сигнал Уст предназначен для установки схемы в начальное состояние
14
ППД2
(DACK2)
Выход
Доказательство прямого доступа. Выходные сигналы доказательства прямого доступа ППД2, ППД3 являются ответными по отношению к ЗПД2, ЗПД3. Они вырабатываются микросхемой в согласовании с ценностями наружных устройств
15
ППД3
(DACK3)
Выход
16
ЗПД3
(DRQ3)
Вход
запрос прямого доступа. Входные сигналы ЗПД0…ЗПД3 поступают асинхронно из наружных устройств и воспринимаются микросхемой как запросы на обмен с ЗУ
17
ЗПД2 (DRQ2)
Вход
18
ЗПД1 (DRQ1)
Вход
19
ЗПД0 (DRQ0)
Вход
20
Общий (GND)
21
D7
Вход/выход
шина данных
22
D6
23
D5
24
ППД1
(DACK1)
Выход
Доказательство прямого доступа. Выходные сигналы доказательства прямого доступа ППД0, ППД1 являются ответными по отношению к ЗПД0, ЗПД1. Они вырабатываются микросхемой в согласовании с ценностями наружных устройств
25
ППД0 (DACK0)
Выход
26
D4
Вход/выход
шина данных
27
D3
28
D2
29
D1
30
D0
31
Пит (+U)
БИС ПДП имеет один номинал напряжения питания +5 В
32
A0
Вход/выход
шина адреса
33
A1
34
A2
35
A3
36
КС
(TC)
Выход
Конец счета. Выходной сигнал КС вырабатывается при установке в нуль 14-разрядного регистра количества циклов и показывает периферийным устройствам, что данный цикл ПД крайний
37
A4
Выход
шина адреса
38
A5
39
A6
40
A7
Схема приема запросов СПЗ создана для приема и привязки несинхронных сигналов запросов на компанию прямого доступа к памяти от 4 устройств, также выдачи ответных сигналов доказательства. Любой из 4 каналов связан с БИС ПДП отдельными линиями запросов и доказательства прямого доступа. Выдача ответного сигнала доказательства для соответственного канала происходит зависимо от его приоритета.
Внутреннее запоминающее устройство микросхемы ВЗУ создано для хранения исходного адреса и числа циклов ПД для всякого канала в 16-разрядных регистрах адреса РгА и циклов РгЦ соответственно. РгА загружается адресом первой ячейки памяти, к которой обязано быть воззвание. Младшие 14 разрядов РгЦ указывают число циклов ПД (минус один) до конца счета (до возникновения сигнала КС}. Разряды 14-й и 15-й РгЦ указывают с виду обмена данными при ПД (табл. 2).
В блоке ВЗУ происходит формирование массива адресов инкрементированием текущего адреса. Младший б адреса А7…А0 помещается в буфер адреса БА, старший б (А15…А8} — на буфер данных БД. Старший б адреса должен быть защелкнут во наружном регистре по сигналу СтрА.
Буфер данных БД представляет собой 8-разрядное устройство, обеспечивающее двунаправленный обмен информацией меж БИС и системной шиной данных. информация, поступающая на БД с системной шины данных, передается в регистр установки режимов или в ЗУ. С внутренней шины данных на ШД, поступает информация о регистрах адреса, количества циклов, состояния БИС. В течение циклов ПД выдаются старшие восемь разрядов адреса памяти.
Буфер адреса БА предназначен для приема и выдачи адреса памяти или 1-го из внутренних регистров схемы. БА разбит на две части. Адресные полосы А0…А3 в состоянии программирования указывают номер регистра, инициализированного для обмена. При обслуживании циклов ПД эти полосы являются входными и по ним передаются четыре младших разряда адреса памяти.
Адресные полосы А4…А7 — постоянно выходные. информация на их соответствует разрядам генерируемого адреса памяти.
Последовательностью операций в течение циклов ПД управляет устройство управления УУ.
Схема выработки сигналов Запись-Чтение СВС производит прием, формирование и выдачу сигналов, обеспечивающих обмен инфы меж микропроцессором и микросхемой — с одной стороны, и памятью и периферийными устройствами — с иной.
Регистр установки режимов РгР хранит информацию о режимах работы БИС, к которым относятся «Автозагрузка», «Конец счета-стоп», «Удлиненная запись», «Рядовая запись», «Повторяющийся сдвиг приоритета» и «Фиксированный Ценность«.
РгР обычно загружается опосля установки РгА и РгЦ и сбрасывается подачей сигнала Уст.
Разряды 0…3 РгР разрешают работу соответственного канала. Разряды 4…7 обеспечивают соответственный режим работы БИС. Так, при записи «1» в разряд 4 РгР Ценность всякого канала меняется.
Обслуженный канал будет иметь самый маленький Ценность. порядок обслуживания каналов установливается в согласовании с их номерами 0>>1>2>3>0. Если разряд 4 РгР установлен в «0», то любой канал будет иметь фиксированный ценность. Так, канал 0 имеет наивысший ценность, а канал 3 — самый маленький. При записи «1» в разряд 5 РгР устанавливается режим «Удлиненная запись». В этом режиме длительность сигналов ЗпП и Зп В/В возрастает при отсутствии сигнала готовности наружного устройства. При всем этом БИС заходит в состояние ожидания.
При записи «1» в разряд 6 РгР устанавливается режим «Конец счета — стоп». В этом случае опосля возникновения сигнала КС обслуженный канал окажется нелегальным. Если нужно продолжить сервис данного канала, перепрограммируют его разряд разрешения. При «0» в разряде РгР возникновение сигнала КС не воспрещает повторное сервис канала.
При «1» в разряде 7 РгР устанавливается режим «Автозагрузка», позволяющий каналу 2 повторно пропустить массив данных либо связать ряд массивов без программного вмешательства.
Регистры канала 3 хранят информацию для переустановки регистров канала 2. Опосля передачи первого массива и возникновения сигнала К.С содержимое регистров канала 3 передается в надлежащие регистры канала 2. Всякий раз, когда в регистрах канала 2 происходит «замена» данных информацией регистров канала 3, устанавливается разряд «Флаг обновления данных» в регистре состояния каналов.
Регистр состояния каналов РгС показывает номер канала, который достигнул конца счета. Не считая того, в РгС заходит разряд «Флаг обновления данных», описанный чуть повыше.
В процессе функционирования в составе микропроцессорной системы микросхема может находиться в одном из последующих состояний: начальном, программирования, ожидания, обслуживания.
В начальное состояние микросхему переводит наружный сигнал Уст. В этом состоянии маскируются все запросы каналов ПД, а буферы А0…А3 переводятся в состояние приема инфы. В состоянии программирования МП имеет доступ к внутренним регистрам избранного канала в согласовании с табл. 2 и 3.
В состоянии ожидания микросхема находится или от момента окончания программирования до выдачи сигнала ППД, или в промежутках меж циклами ПД.
Опосля получения от МП сигнала ПЗхв при наличии сигнала запроса микросхема производит сигнал ППД и перебегает в состояние обслуживания, в каком системные шины находятся под управлением БИС ПДП.
Таблица 2. Адресация регистров
A3 A2 A1 A0 Операция Регистр
0 0 0 0 Зп канал 0, исходный адресок
0 0 0 1 Зп Канал 0, количество циклов
0 0 1 0 Зп канал 1, исходный адресок
0 0 1 1 Зп Канал 1, количество циклов
0 1 0 0 Чт канал 2, исходный адресок
0 1 0 1 Зп канал 2, количество циклов
0 1 1 0 Чт Канал 3, исходный адресок
0 1 1 1 Зп канал 3, количество циклов
1 0 0 0 Чт Чтение РгС
1 0 0 0 Зп Запись в РгР
Последовательность программирования контроллера
Для начала следует запрограммировать РгА и РгЦ избранного канала (либо избранных каналов).
Таблица 3. Последовательность записи регистров адреса и циклов
A3
A2
A1
A0
Операция
Регистр
0
Номер канала
0
Зп
Запись младшего б исходного адреса (A0…A7)
0
0
Зп
Запись старшего б исходного адреса (A8…A15)
0
1
Зп
Запись младшего б количества циклов (C0…C7)
0
1
Зп
Запись старших 6 бит количества циклов (C8…C13) плюс два бита вида обмена данными (C14, C15)
Запись в любой регистр проводится в два шага — младший, потом старший б адреса.
Таблица 4. Вид обмена данными
C14 C15 Вид обмена
0 0 Цикл проверки ПД
0 1 Цикл записи ПД
1 0 Цикл чтения ПД
1 1 Нелегальная композиция
Разрешить работу контроллера ПДП сейчас можно, установив в РгР соответственный бит разрешения каналов вкупе с атрибутами режима работы контроллера.
Таблица 5. Формат регистра режимов
Ст. б.
Мл.б.
7
6
5
4
3
2
1
0
установка автозагрузки
Установка КС-Стоп
Установка удлиненной записи
установка повторяющегося сдвига приоритета
Разрешение ПД
Для канала 3
Для канала 2
Для канала 1
Для канала 0
В процессе работы можно надзирать выполнение процесса прямого доступа к памяти средством повторяющегося чтения РгС.
Таблица 6. формат регистра статуса
Ст.б.
Мл.б.
7
6
5
4
3
2
1
0
0
0
0
Флаг обновления данных
КС-стоп
Для канала 3
Для канала 2
Для канала 1
Для канала 0
Пример программирования
В одноплатном компе «Радио-86РК», описанном в журнальчике «Радио», контроллер ПДП употребляется для передачи кодов отображаемых знаков из экранной области памяти в контроллер монитора. Данная задачка просит программирования контроллера ПДП с автозагрузкой (табл. 7).
Таблица 7. Пример программирования контроллера ПДП
A3
A2
A1
A0
Операция
Данные
Комментарий
1
0
0
0
Зп
10000000 (80H)
В РгР установили флаг автозагрузки, чтоб исходный адресок записался в регистр адреса третьего канала
0
1
0
0
Зп
11010000 (D0H)
Младший б адреса
0
1
0
0
Зп
01110110 (76H)
Старший б адреса
0
1
0
1
Зп
00100011 (23H)
Младший б количества циклов
0
1
0
1
Зп
01001001 (49H)
Старший б количества циклов (09H) и вид обмена — чтение
1
0
0
0
Зп
10100100 (A4H)
В РгР установили флаги: автозагрузка, удлиненная запись, разрешение работы канала 2
Все. Сейчас контроллер ПДП циклически пересылает область памяти 76D0H-7FF3H в контроллер монитора, приостанавливая на это время работу микропроцессора.
Отметим, что в таком варианте использования контроллера ПДП не требуется проводить операций чтения. Это употребляли создатели компа «Радио-86РК», совместив в адресном пространстве контроллер ПДП (лишь запись) и ПЗУ (лишь чтение).
Перечень использованных источников
1
HTTP://www.computer-museum.ru
2 http://dfe3300.karelia.ru
]]>