Учебная работа. Реферат: Микропроцессор В1801ВМ1. Его структура

Учебная работа. Реферат: Микропроцессор В1801ВМ1. Его структура

структура и система установок

структура процессора В1801ВМ1

Однокристальный 16-разрядный машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор является единственным активным устройством микроЭВМ, управляющим циклами воззвания к системной магистрали и обрабатывающим пре
рывания от пассивных устройств, которые могут посылать либо принимать информацию лишь под управлением про
цессора.

внутренних запросов на прерывание);

интерфейсный блок, о
беспечивающий обмен информацией меж процессором ром и иными устройства
ми, под
ключе
нными к систе
мной магистрали. Тот же, блок ос
уществляет арбитраж при операциях прямого доступа к
па
мяти, формиру
ет

последовательность. управляющих сигналов:

блок си
сте
мной магистрали, связывающий внутреннюю магистраль однокристального процессора с наружной,
управляющий усилителями приема и передачи ин
формации на совмещенные выводы адресов и данных;

схема тактирования, обеспечивающая синхронизацию работы внутренних блоков процессора.

Система установок, реализованная в ПЛМ блока микропрограммного управления процессора К1801BM1, совпадает с системой установок более всераспространенных российских мини- и микро-ЭВМ типа “Электроника 60” (ДВК-2. 3, 4 и т.п.) и фактически подобна принятой для компов серии DEC. Предусмотрен также ряд особых установок, созданных для работы с системным ПЗУ К1801РЕ1.

Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали. Передача адресов и данных по одним и этим же линиям связи обеспечивается методом разделения этих операций во времени.

Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей инфы по системной магистрали:

SYNC- вырабатывается микропроцессором как указание, что адресок находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией;

RPLY- вырабатывается пассивным устройством в отв
ет на сигналы DIN и D
OUT. При отсутствии сигнала RPLAY (т. е. когда выбранное устройство- регистр либо ячейка памяти — не отвечает) машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор отсчитывает 64 такта синхрогенератора и потом отрабатывает прерывание по зависанию (вектор 4);

DIN- предназначен для организации ввода данных (когда время деяния сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается вместе с сигналом IAK0 при пассивном уровне SYNC);

DOUT- значит, что данные, выдаваемые процессором, установлены на выводах системной магистрали;

WTBT- показывает на ра
бо
ту с отдельными б и вырабатывается при обраще
ни
и по нечетному
адресу (операнд — старший б) либо
при отработке байтовых установок
.

Сигнал VIRQ является запросом на прер
ывание от наружного устройства
, информир
ующим адресок вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор производит сигналы DIN и IAK0
.

Сигнал IRQ1 обеспечивает управление режимом “СТОП-ПУСК” микропроцессора с наружного переключателя. Маленький уровень сигнала (активный) соответствует режиму “СТОП”.

Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 1008
и 2708
соответственно (при переходе из высочайшего уровня в маленький) .

Сигнал предоставления прерывания IAK0 машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор производит в ответ на наружный сигнал VIRQ. Сигнал IAK0 передается по очереди, начиная с устройства с наибольшим ценностью, ретранслируясь от 1-го устройства к другому в порядке уменьшения ценностей. Устройство с большим ценностью из числа выставивших запрос на прерывание (сигнал VIRQ) воспрещает предстоящее распространение сигнала IAK0, таковым образом запрещая на время обработки данного прерывания запросы от устройств с этим же либо наиболее низким ценностью. Но устройства с наиболее высочайшим ценностью могут оборвать обработку повторным (“вложенным”) прерыванием.

Сигнал DMR вырабатывается наружным активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор устана
вли
вает сигнал DMGO, предоставляющ
ий системную магистраль наружному устройству с наивысшим ценностью из числа запросивших прямой доступ (механизм реализации ценностей — этот же, что и для прерываний). Это устройство прекращает предстоящее распространение сигнала DMGO и выставляет сигнал SACK, значащий, что устройство прямого доступа к памяти (ПДП)
может создавать обмен данными, независимо от микропроцессора используя обычные циклы воззвания к системной магистрали.

Маленький уровень сигнала BSY значит,
что процессор начинает обмен по магистрали (т.е. что она занята для остальных устройств). Переход сигнала из низкого уровня в высочайший показывает на окончание обмена.

Сигнал авар
ии источника питания D
CL
O вызывает установку процессора в начальное состояние и возникновение сигнала INIT. Сигнал трагедии сетевого питания ACLO вызывает пере
ход микропроце
ссора на обработку прерывания по сбою питании (высочайший уровень свидетельствует о обычном сетевом напряжении).

Сигнал SEL1 инициализирует воззвание к регистру управления системными наружными устройствами, а сигнал SEL2 — к регистру порта ввода-вывода. Направление обмена данными меж процессором и регистрами определяется сигналами DIN либо DOUT соответственно. Выставление сигнала RPLY от этих регистров не требуется. Продолжительности сигналов SEL1 и SEL2 совпадают с продолжительностью сигнала BSY.

Сигнал INIT является ответом процессора на сигнал DCLO и употребляется, как правило, для установки периферийной части системы в начальное состояние.

Общие свойства процессора К1801ВМ1

количество регистров общего значения

8

Количество уровней прерывания

4

Тип системной магистрали

Q-bus (МПИ, ОСТ 11.305.903-80)

Адресное место, Кб

64

Тактовая частота, МГц

До 5

Наибольшее быстродействие при выполнении регистровых операций, оп./с

До 500000

Потребляемая мощность, Вт

Не наиболее 1

Напряжение питания, В

+5 ( ± 5% )

Уровни сигналов, В: “лог.0”(активный уровень)

Наименее 0,5

“лог.1”

Наиболее 2,4

Нагрузочная способность по току, мА

3,2

Емкость перегрузки, пФ

До 100

разработка производства

N-МОП

Система

Плананарный металлокерамический корпус с 42 выводами

Система установок процессора К1801ВМ1

Данный машина — комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач) (либо вычислительной системы) которое делает арифметические и логические операции данные программкой преобразования инфы управляет вычислительным действием и коор содержит 8 регистров общего предназначения (РОН, обозначение в описании установок RN, где N=0..7)один внутренний регистр состояния микропроцессора PSW в каком задействовано 5 битов, любой из которых имеет свои имена:

C-бит переполнения

T-бит трассировки

V-бит арифметического переполнения

Z-бит равенства 0

N-бит отрицательного числа

Два регистра из РОН (R6 и R7) отвечают за последующие функции:

R6 (SP)-Указатель стека

R7 (PC)-Счетчик установок.

При описании установок, употребляются последующие обозначения:

“SS” — поле адресации операнда-источника

“DD” — поле адресации операнда-приемника

“XXX”- смещение (-128,…,+128; 8 бит)

“N” — число, 3 бита

“NN” — число, 6 бит

“(N)” -содержимое ячейки либо регистра N

“s” — операнд -источник

“d” — операнд -приемник

“r” — содержимое регистра

“<=” — становится равным

“X” — относительный адресок

“%” — определение регистра

“/” — логическое И

“/” — логическое ИЛИ

“” — исключающее ИЛИ

“|” — НЕ

Операции над разрядами PSW

“*” — установка/сброс по результату

“-” — состояние разряда не изменяется

“0” — сброс

“1” — установка

Способы адресации

МЕТОД

R

Способ мнемоника

регистровая R

косвенная регистровая ( R ) либо @R

автоинкрементная ( R )+

косв. автоинкрементная @( R )+

автодекрементная -( R )

косв. автодекрементная @-( R )

индексная X( R )

косв. индексная @X( R )

Команды работы с программками

000000 HALT останов

000001 WAIT пауза — ожидания прерывания

000002 RTI возврат из прерывания ( PC <=(SP)+)

000003 BPT отладочное прерывание (-(SP) <=PSW <=(16) )

000004 IOT вызов системы ввода вывода ( -(SP) <=PC <= (22) )

000005 RESET сброс магистрали и микропроцессора

000006 RTT возврат, с запретом прерывания по Т-разряду до выполнения последующей команды ( PC<=(SP)+ PSW<=(SP)+ )

0001DD JMP бесспорный переход ( PC <= d )

00020R RTS возврат из подпрограммы ( PC <= R <=(SP)+

000240 NOP нет операции

004RDD JSR вызов подпрограммы (-(SP) <= R <= PC <= d )

0064NN MARK восстановление стека ( -(SP)<=PC +(2 x NN) PC<=R5 <=(SP)+

077RNN SOB выч. 1 и ветвл., если (R#) не 0 ( R# <= R#-1 PC<=PC=( 2xNN) )

104000-104277 EMT вызов подпрограммы ПЗУ (-(SP)<= PSW <= (32) -(SP)<= PC <= (30) )

1064SS MTPS запись PSW ( PSW <= s )

1064Dd MFPS чтение PSW ( d <= PSW )

Переходы по условию (ветвления)

Базисный КОП

±

XXX

15

8

7

0

Если условие производится, то (PC) <= (PC) + (2 x NN)

000400 + XXX BR бесспорный переход

001000 + XXX BNE нет равенства ( нулю ) Z=0

001400 + XXX BEQ равенство ( нулю ) Z=1

102000 + XXX BVC арифм.переп. отсутствует V=0

102400 + XXX BVS вышло арифм.переп. V=1

103000 + XXX BCC перенос отсутствует C=0

103400 + XXX BCS произошел перенос С=1

100000 + XXX BPL символ плюс N=0

100400 + XXX BMI символ минус N=1

002000 + XXX BGE больше либо равно (нулю) NV=0

002400 + XXX BLT меньше (нуля) NV=1

003000 + XXX BGT больше (нуля) Z/(NV)=0

003400 + XXX BLE меньше либо равно(нулю) Z/(NV)=1

101000 + XXX BHI больше C/Z=0

101400 + XXX BLOS меньше либо равно C/Z=1

103000 + XXX BHIS больше либо равно C=0

103400 + XXX BLO меньше C=1

Одно-операторные команды

Код операции (КОП)

DD

15

6

5

0

Условные обозначения: “*”=0 операции над словами

1 операции над б

N Z C V

0003DD SWAB перестановка байтов * * 0 0

*050DD CLR(B) чистка (d) <=0 0 1 0 0

*051DD COM(B) побитная инверсия (d) <= (|d) * * 0 0

*052DD INC(B) прибавление 1 (d) <=(d)+1 * * *-

*053DD DEC(B) вычитание 1 (d) <=(d)+1 * * *-

*054DD NEG(B) изменение знака (d) <=-(d) * * * *

*055DD ADC(B) прибавить перенос (d)<=(d)+C * * * *

*056DD SBC(B) отнять перенос (d)<=(d)-C * * * *

*057DD TST(B) проверка (d)<=(d) * * 0 0

*060DD ROR(B) циклич. сдвиг на Право => C,d * * * *

*061DD ROL(B) циклич. сдвиг на лево C,d <= * * * *

*062DD ASR(B) арифм. сдвиг на Право (d)<=(d)/2 * * * *

*063DD ASL(B) арифм. сдвиг на лево (d)<=(d)*2 * * * *

*067DD SXT расширить символ N=0 (d)<=0 0 1 0- N=1 (d)<=177777 1 0 0-

2-ух операторные команды

КОП

SS

DD

15

12

11

6

5

0

N S V C

*1SSDD MOV(B) переслать (d)<=(s) * * 0-

*2SSDD CMP(B) сопоставить (s)-(d) * * * *

*3SSDD BIT(B) проверить разряды (s)/(d) * * 0 —

*4SSDD BIC(B) очистить разряды (d)<=(|s)/(d) * * 0 —

*5SSDD BIS(B) установить разряды (d)<=(s)/(d) * * 0 —

06SSDD ADD сложить (d)<=(s)+(d) * * * *

074RSS XOR исключающее либо (s)<= (r )(s) * * 0 —

16SSDD SUB отнять (d)<=(d)-(s) * * * *

Операции с разрядами PSW

Базисный КОП =240

0/1

N

Z

V

C

15

6

7

4

3

2

1

0

Очистить

000241 CLC C

—

—

—

0

000242 CLV V

—

—

0

—

000244 CLZ Z

—

0

—

—

000250 CLN N

0

—

—

—

000257 CCC N Z V C

0

0

0

0

Установить

000261 SEC C

—

—

—

1

000262 SEV V

—

—

1

—

000264 SEZ Z

—

1

—

—

000270 SEN N

1

—

—

—

000277 SCC N Z V C

1

1

1

1

Перечень литературы

Индивидуальный комп БК-0010 (приложение к журнальчику “Информатика и образование” )

]]>